图 3：过孔的电特性模型
接地和过孔设计
地层的布局和引线同样是 WLAN 电路板设计的关键，它们会直接影响到电路板的寄生参数，存在降低系统性能的隐患。RF电路设计中没有唯一的接地方案，设计中可以通过几个途径达到满意的性能指标。可以将地平面或引线分为模拟信号地和数字信号地，还可以隔离大电流或功耗较大的电路。根据以往 WLAN评估板的设计经验，在四层板中使用单独的接地层可以获得较好的结果。凭借这些经验性的方法，用地层将 RF部分与其它电路隔离开，可以避免信号间的交叉干扰。如上所述，电路板的第二层通常作为地平面，第一层用于放置元件和 RF引线。
接地层确定后，将所有的信号地以最短的路径连接到地层非常关键，通常用过孔将顶层的地线连接到地层，需要注意的是，过孔呈现为感性。图 3 所示为过孔精确的电气特性模型，其中 Lvia为过孔电感，Cvia 为过孔 PCB焊盘的寄生电容。如果采用这里所讨论的地线布局技术，可以忽略寄生电容。一个 1.6mm深、孔径为0.2mm的过孔具有大约 0.75nH的电感，在 2.5GHz/5.0GHz WLAN波段的等效电抗大约为 12Ω/24Ω。因此，一个接地过孔并不能够为 RF信号提供真正的接地，对于高品质的电路板设计，应该在 RF电路部分提供尽可能多的接地过孔，特别是对于通用��ICIC封装中的裸露接地焊盘。不良的接地还会在接收前端或功率放大器部分产生有害的辐射，降低增益和噪声系数指标。还需注意的是，接地焊盘的不良焊接会引发同样的问题。除此之外�功率放大器��的功耗也需要多个连接地层的过孔。
图 4. 以 MAX2827 参考设计板为例的 PLL滤波器元件布局
滤除其它级电路的噪声、抑制本地产生的噪声，从而消除级与级之间通过电源线的交叉干扰，这是 Vcc去耦带来的好处。如果去耦电容使用了同一接地过孔，由于过孔与地之间的电感效应，这些连接点的过孔将会承载来自两个电源的全部 RF干扰，不仅丧失了去耦电容的功能，而且还为系统中的级间噪声耦合提供了另外一条通路。
在本文的后面部分将会看到，PLL 的实现在系统设计中总是面临巨大挑战，要想获得满意的杂散特性必须有良好的地线布局。目前，IC 设计中将所有的 PLL 和VCO都集成到了芯片内部，大多数 PLL都利用数字电�电荷泵��输出通过一个环路滤波器控制 VCO。通常，需要用二阶或三阶的 RC环路滤波器滤除电荷泵的数字脉冲电流，得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样，可以隔离地回路的脉冲电流通路，尽量减小 LO中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与 VCO的地层连接，以避免控制电压随数字电流浮动。如果违背这些原则，将会导致相当大的杂散成分。图 4 所示为 PCB布线的一个范例，在接地焊盘上有许多接地过孔，允许每个Vcc去耦电容有其独立的接地过孔。方框内的电路是 PLL环路滤波器，第一个电容直接与 GND_CP相连，第二个电容(与一个 R串联)旋转 180度，返回到相同的GND_CP，第三个电容则与 GND_VCO相连。这�接地��方案可以获得较高的系统性能。
通过适当的电源和接地抑制 PLL 杂散信号满足 802.11a/b/g系统发送频谱模板的要求是设计过程中的一个难点，必须对线性指标和功耗进行平衡，并留出一定裕量，确保在维持足够的发射功率的前提下符合 IEEE和 FCC 规范。IEEE 802.11g系统在天线端所要求的典型输出功率为 15dBm，频率偏差 20MHz时为-28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的函数，这在一定前提下、对于特定的应用是正确的。在发送通道优化 ACPR特性的大量工作是靠凭借经验对 Tx IC和 PA的偏置进行调节，并对 PA的输入级、输出级和中间级的匹配网络进行调谐实现的。
然而，并非所有引发 ACPR的问题都归咎于器件的线性特性，一个很好的例证是：在经过一系列的调节、对功率放大器和 PA 驱动器(对 ACPR 起主要作用的两个因素)进行优化后，WLAN发送器的邻道特性还是无法达到预期的指标。这时，需要注意来自发送器锁相环中本振(LO)的杂散信号同样会使 ACPR性能变差。LO的杂散信号会与被调制的基带信号混频�混频��后的成分将沿着预期的信号通道进行放大。这一混频效应只有在 PLL杂散成分高于一定门限时才会产生问题，低于一定门限时，ACPR将主要受 PA非线性的制约。当 Tx输出功率和频谱模板特性是“线性受限”时，我们需要对线性指标和输出功率进行平衡；如果 LO杂散特性成为制约 ACPR性能的主要因素时，我们所面临的将是“杂散受限”，需要在指定的POUT下将 PA 偏置在更高的工作点，减弱它对 ACPR的影响,这将消耗更大的电流，限制设计的灵活性。
上述讨论提出了另外一个问题，即如何有效地将 PLL 杂散成分限制在一定的范围内，使其不对发射频谱产生影响。一旦发现了杂散成分，首先想到的方案就是将PLL 环路滤波器的带宽变窄，以便衰减杂散信号的幅度。这种方法在极少数的情况下是有效的，但它存在一些潜在问题。
图 5：采用环路滤波器的效果
图 5 给出了一种假设的情况，假设设计中采用了一个具有 20MHz相对频率的 N分频合成器，如果环路滤波器是二阶的，截止频率为 200kHz，滚降速率通常为40dB/decade，在 20MHz频点可以获得 80dB的衰减。如果参考杂散成分为-40dBc(假设可以导致有害的调制分量的电平),产生杂散的机制可能超出环路滤波器的作用范围(如果它是在滤波器之前产生的，其幅度可能非常大)。压缩环路滤波器的带宽将不会改善杂散特性，反而提高了 PLL 锁相时间，对系统产生明显的负面影响。
经验证明，抑制 PLL 杂散最有效的途径应该是合理的接地、电源布局和去耦技术，本文讨论的布线原则是减小 PLL 杂散分量的良好设计开端。考虑到电荷泵中存在较大的电流变化，采用星型拓扑非常必要。如果没有足够的隔离，电流脉冲产生的噪声会耦合到 VCO 的电源，对 VCO频率进行调制，通常称为“VCO牵引”。
通过电源线间的物理间隔和每个 Vcc引脚的去耦电容、合理放置接地过孔、引入一个串联的铁氧体元件(作为最后一个手段)等措施可以提高隔离度。上述措施并不需要全部用在每个设计中，适当采用每种方式都会有效降低杂散幅度。
图 6：不合理的 VCC_VCO去耦测试结果
图 6 提供了一个由于不合理的 VCO电源去耦方案所产生的结果，电源纹波表明正是电荷泵的开关效应导致电源线上的强干扰。值得庆幸的是，这种强干扰可以通过增加旁路电容得到有效抑制。另外，如果电源布线不合理，例如 VCO的电源引线恰好位于电荷泵电源的下面，可以在 VCO电源上观察到同样的噪声，所产生的杂散信号足以影响到 ACPR特性，即使加强去耦，测试结果也不会得到改善。这种情况下，需要考察一下 PCB布线，重新布置 VCO的电源引线，将有效改善杂散特性，达到规范所要求的指标。
作者：Roger Bremer；Tracey Chavers；Zhongmin Yu
Maxim射频产品部
,
