引言：本文我们介绍下DDR3的基础知识，涉及DDR3管脚信号、容量计算、重要参数介绍内容。
01
—
DDR3 SDRAM概述
DDR3 SDRAM 全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。双倍速率（double-data-rate），是指时钟的上升沿和下降沿都发生数据传输；同步，是指DDR3数据的读取写入是按时钟同步的；动态，是指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据；随机，是指可以随机操作任一地址的数据。
以镁光MT41K256M16RH-107为例（以下介绍均以此芯片为例），该芯片容量为512GB（4Gbit），器件内部功能模块组成如图1所示。
图1、256M×16功能框图
02
—
DDR3 SDRAM管脚介绍
图2、×16芯片FBGA封装管脚分布
由图1和2图所示，DDR3管脚根据不同的功能可以分为：数据组、地址组、控制组和电源组四大类型。
2.1 数据组：DQ[15:0]、UDQS/UDQS#、LDQS/LDQS#、UDM、LDM。
- DQ[15:0]：双向信号，16位数据总线；
- UDQS/UDQS#、LDQS/LDQS#：双向信号，数据选通信号，用于数据同步；
- UDM、LDM：数据屏蔽信号。
2.2 地址组：BA[2:0]、A[14:0]。
- BA[2:0]：Bank地址信号；
- A[14:0]：地址总线。
2.3 控制组：CK/CK#、CKE、CS#、RAS#、CAS#、WE#、RESET#、ODT、 ZQ#
- CK/CK#：时钟信号，双沿采样DQ数据；
- CKE：时钟使能信号；
- CS#：DDR3片选信号，低有效；
- RAS#：行选通信号；
- CAS#：列选通信号；
- WE#：写使能信号；
- ODT：片上终端使能信号。DDR3芯片数据组是有片上端接的，无需外部端接，而控制信号和地址信号为保证信号完整性需要端接匹配；
- ZQ：校准管脚，下拉240Ω电阻到VSSQ。
2.4 电源组：
- VDD：电源电压，1.5V±5%；
- VDDQ：DQ供电，1.5V±5%；
- VREFCA：控制、命令和地址参考电压，电压为VDD/2；
- VREFDQ：数据参考电压，电压为VDD/2；
03
—
DDR3 寻址及容量计算
3.1 DDR3数据寻址
图3、DDR存储阵列示意
如图3所示，DDR3的内部是一个存储阵列，类似一张二维表格，数据读写操作即对这个阵列进行操作。所谓寻址就是操作指定表格单元（图中黄色单元格）所需的步骤，即读写某个表格单元，需要先指定一个行（Row），再指定一个列（Column）。这个表格通常称为逻辑Bank，一个DDR3有多个Bank组成。
3.2 容量计算
以镁光MT41K256M16RH-107为例。
