英伟达Pascal 100 GPU

上图是采用了CoWoS平台的英伟达Pascal 100 GPU，台积电16nm工艺制造，并包含4个HBM2显存，每个HBM2同样包含DRAM和逻辑die，每个DRAM芯片同样有超过1000个TSV通孔。和AMD的福瑞显卡一样，Pascal的GPU核心和显存下面的TSV中介层同样是64nm工艺制造，不过这回是台积电全家桶工艺了。

6.3 2.5 D封装的一些最新进展

这部分展示的都是一些尚未应用的概念结构。

1）台积电的DTC TSV中介层

台积电DTC TSV Interposer

上图这个是台积电在CoWoS平台的概念结构，面向HPC高性能计算领域。从上到下分别是计算逻辑核心&HBM2E-中介层-载板的三层结构。在中间是用集成电路制造工艺制作的硅晶圆中介层，紫色的沟槽就是所谓的DTC，展开来是Deep Trench Capacitor，直译叫“深沟槽电容”，是由高k电介材料在沟槽里填充而成的电容器，能够提供比金属-绝缘体三明治电容器高一个数量级的电容密度，可以有效降低中介层中的漏电电流。

2）Fraunhofer的3D光子TSV中介层

Fraunhofer是德国弗劳恩霍夫研究所，如果以前没听过就记一下他们很牛逼就完事了，回来正文。

弗劳恩霍夫研究所的3D硅光器件

上图就是Fraunhofer的单模块光子路由芯片的概念结构：最上方的芯片是驱动器和VCSEL，然后是硅中介层，再下面是玻璃基的OPCB（光信号线路板），OPCB的光学层与硅中介层之间的互连是通过一个镜像耦合元件垂直完成的，见上图那个穿透TSV的黄色箭头。下方是两种TSV结构的实拍图，左边是传输电信号的TSV通孔，右边是传输光信号的，因此没有金属传输介质。至于为什么这段介绍叫3D硅光子中介层却归于2.5D封装，想不明白的可以回到引言复习一下。

3） PIC＆EIC集成的TSV中介层

用于高速、高带宽应用的光芯片（PIC） 电芯片（EIC）单模块集成的TSV中介层集成平台也是近年来很热门的研究课题。

光电一体化封装方案

上面这个是是一种光&电单模块集成的2.5D封装概念设计，其TSV中介层支持ASIC/转换器、驱动器、高速电阻放大器（TIA）、光子芯片以及光纤模块的n合1集成，这种方案需要1um级别的高精度对准工艺。

七、3D芯片集成

包括3D芯片封装和3D 芯片集成。从定义上讲，两者都是在垂直方向上堆叠芯片，但主要区别在于前者不使用TSV通孔，而后者采用；个人印象里，网上Intel或者台积电相关文章吹捧的3D封装技术，一般是指后者。

后面看图就会很明白了，忍一忍。

7.1 3D封装

1）不同的3D封装：看图，展示了6种垂直方向芯片堆叠的方案：