图 24. CNN 推理的测量结果。
VI. 结论
本文回顾了具有堆叠器件结构的图像传感器架构的最新成果。通过采用传感器像素和 CMOS 电路优化工艺技术实现的高度并行 ADC,堆叠器件结构极大地提高了图像传感器性能,特别是在高帧速率和高像素分辨率下。在最近的工作中,已经使用像素并行堆叠电路和/或更智能的处理单元提出了一些建议,并取得了一些成果。这些新挑战需要更高的可扩展性、针对每个功能的工艺技术的更多优化以及更高的面积效率。光电探测器、像素前端电路、模拟混合信号和数字处理器以及存储器可以更有效地集成,如图 25 所示,未来图像传感器架构通过器件堆叠技术扩展功能将获得进一步的发展。
图 25.堆叠式 CMOS 图像传感器的演进与未来展望。
本文来自IEEE,作者Yusuki Oike,版权也归他们所有,本翻译仅供读者参考。
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3078内容,欢迎关注。
晶圆|集成电路|设备|汽车芯片|存储|台积电|AI|封装